“我们希望更多的模拟设计者使用我们的产品。因此决心彻底改变产品战略”（美国巴塞罗那设计公司首席执行官Ariel Sella）。提供模拟电路自动化设计工具的美国巴塞罗那设计公司日前宣布，将从根本上改变产品战略。 　　PLL等特定模拟电路方面，巴塞罗那公司此前一直提供只要设计者输入的设计要求就会自动输出布线结果、主要侧重于IP内核的产品。而今后计划转移产品开发的重心，从特定用途的IP内核转向通用模拟电路设计用的EDA工具。具体而言，将于2004年9月开始面向特定客户提供模拟电路的优化工具，设计者输入任意模拟电路后都可以进行元件尺寸的调整等。尽管未配备布线功能，但可以处理任何布局的模拟电路。 　　此前该公司提供的产品的卖点为：即使不熟悉模拟电路方面专业知识的设计者也能够使用。另一方面，也存在两大缺点。其一就是电路布局由巴塞罗那开发，不能基于客户现有的电路布局而合成。另外一点是由于巴塞罗那资源问题引发的，就是能够使用合成工具支持的电路仅限于PLL和A－D转换器等特殊用途。 　　巴塞罗那之所以下决心刷新产品系列，就是为了解决这一课题。2004年3月巴塞罗那CEO易人，计划同时从根本上改变业务战略。 　　模拟电路的优化工具方面，除2004年4月宣布收购美国Neolinear公司的Cadence设计系统公司外，2004年1月宣布收购美国Analog Design Automation公司的美国Synopsys公司等已经开始供货。 　　巴塞罗那优化工具和这些竞争公司的产品相比，优化电路所需要的时间大大减少。使用Neolinear等公司的优化工具，从输入电路布局和要求规格到结果和要求规格一致为止，需要多次运行SPICE模拟。相反，巴塞罗那的工具是将电路布局改变为数式、采用数学原理解决问题。基于输入的电路布局，将要求规格和各元件特性等设置为函数，调整元件尺寸，使之完全符合这些函数。和使用SPICE模拟的情况相比，工具的计算量减少，设计时间也得以缩短。 　　巴塞罗那以台湾半导体制造公司（TSMC公司）采用90nm程序生产的PLL电路为对象，比较了使用SPICE模拟器和数式的情况下优化电路所需要的时间。采用SPICE时，尽管考虑的Corner条件很少，只有4个，处理时还是需要10多天的时间。相反，使用数式的情况下，巴塞罗那称，“即使考虑49个Corner条件，也只需130分钟即可完成优化”。 　　巴塞罗那公司此前的产品中，这种数式手法一直采用黑盒子处理方式。今后计划在投产模拟优化工具的同时向客户公开数式手法。

「より多くのアナログ設計者に我々の製品を使ってもらいたい。そのために決断した」（米Barcelona Design，Inc. CEOのAriel Sella氏）。アナログ回路の設計自動化ツールを提供してきた米Barcelona Design，Inc.が，製品戦略を抜本的に変更することを明らかにした。 　Barcelona社はこれまで，PLLなどの特定のアナログ回路について，設計者が要求仕様を入力すると配置配線結果を出力する，IPコア的な色彩が強い製品を供給してきた。今後は，こうした特定用途のIPコア的な製品から，より汎用的に使えるアナログ回路設計用EDAツールへと製品化の軸足を移す。具体的には，設計者が入力した任意のアナログ回路（トポロジ）について，素子寸法の調整などを実行する，いわゆるアナログ回路の最適化ツールを2004年9月から特定顧客に対して供給を始める。配置配線の機能は備えないものの，任意のトポロジのアナログ回路を取り扱うことが可能になる。 　これまで同社が提供してきた製品は，アナログ回路に関する高度な知識がない設計者でも利用できることなどを売り物にしていた。その半面，大きく2つの欠点があった。1つは，回路トポロジをBarcelona社が開発していたため，顧客が保有する回路トポロジを基に合成することができなかったこと。もう1つは，Barcelona社のリソースの問題から，合成ツールで対応可能な回路がPLLやA-D変換器など特定用途に限られていたことである。 　Barcelona社が製品系列の一新に踏み切ったのは，こうした課題を解決するためである。Barcelona社は2004年3月にCEOが交代している。これに伴って，事業戦略の抜本的な見直しを図ったという。 　アナログ回路の最適化ツールは，2004年4月に米Cadence Design Systems，Inc.が買収を発表した米Neolinear，Inc.のほか，2004年1月に米Synopsys，Inc.が買収を発表した米Analog Design Automation，Inc.などがすでに供給を始めている。 　Barcelona社の最適化ツールは，これらの競合他社品に比べて，回路の最適化に要する時間が大幅に短いとする。Neolinear社などの最適化ツールは，回路トポロジや要求仕様を入力した後に，結果が要求仕様に合致するまで，何度もSPICEシミュレーションを走らせる。これに対し，Barcelona社のツールでは，回路トポロジを数式に置き換え，数学的にこれを解く。入力された回路トポロジを基に要求仕様や各素子の特性などを関数化し，これらの関数をすべて満たすように，素子の寸法を調整する。SPICEシミュレータを使う場合に比べて，ツールの計算量が減り，設計期間が減る。 　Barcelona社は，台湾Taiwan Semiconductor Manufacturing Co.，Ltd.（TSMC社）の90nmプロセスで製造するPLL回路を対象に，SPICEシミュレータを利用した場合と，数式を使う場合について，回路最適化に要する時間を比較した。SPICEシミュレータを利用した場合，考慮するコーナー条件が4個と少ないにもかかわらず，10日以上の期間が必要になるという。これに対し，数式を利用した場合には，「49個のコーナー条件を考慮しても，わずか130分で最適化が終了する」とBarcelona社は主張する。 　Barcelona社はこれまでの製品では，この数式化の手法をブラックボックス化していた。今後，アナログ最適化ツールの製品化とともに，数式化の手法を顧客に公開する。